1. 채용 구분 : 경력사원(정규직) 2. 근무 지역 : 판교 3. 학력/성별 : 대졸 / 남성(34세 이하) 4. 직무 : H/W개발(Logic 설계) 5. 경력 요건 1) 필수 사항 - FPGA Logic 설계(Verilog) 경력자 - Xilinx / Altera FPGA 사용 경험자 - RTL 시뮬레이션 검증 경험자 2) 우대 사항 - 일본어 가능자 우대 - 회로 해석 능력 보유자 우대 - Block도를 이해할 수 있으며 Coding이 가능한 수준 이상의 경력자 우대 6. 담당 업무 - 당사 연구소(H/W) Logic 설계 업무 7. 직급 및 연차 : 대리급 (총 경력 기준 4~7년 수준)